N4903B J-BERT 高性能串行 BERT，傳輸速率高達(dá) 7 Gb/s 和 12.5 Gb/s，具有完全的抖動容限

概述和功能

數(shù)據(jù)速率為 150 Mb/s 至 7 Gb/s，或最高可達(dá) 12.5 Gb/s 的模式生成器和錯誤檢測器。模式生成器可選擴(kuò)展數(shù)據(jù)速率至 14.2 Gb/s。

>0.5 UI 校準(zhǔn)、合規(guī)且集成的抖動注入：RJ、RJ-LF、RJ-HF、PJ1、PJ2、SJ、BUJ、ISI、正弦干擾、三角波和任意 SSC 以及殘余 SSC

優(yōu)異的信號性能和靈敏度

內(nèi)置時鐘數(shù)據(jù)恢復(fù)功能，具有可調(diào)且兼容的環(huán)路帶寬

適用于前饋時鐘器件的半速率時鐘，具有可變占空比

測量誤碼率 (BER)、誤碼率掃描、帶 RJ/DJ 分離的 TJ、眼圖、眼圖掩模、BER 輪廓、自動抖動容限、模式捕獲、幀錯誤率 (FER) 或符號錯誤率 (SER) 編碼和重定時數(shù)據(jù)流

兩個可調(diào)數(shù)據(jù)輸出，帶有獨立的偽隨機(jī)二進(jìn)制序列 (PRBS) 和模式，以及 120 塊模式序列器

所有選項均可進(jìn)行改裝，并可從 N4903A 升級。

J -BERT N4903B 高性能串行 BERT為嵌入式和前向時鐘設(shè)備提供最完整的抖動容限測試。

對于研發(fā)和驗證團(tuán)隊而言，它是表征和測試具有高達(dá) 7 Gb/s、12.5 Gb/s 或 14.2 Gb/s 串行 I/O 端口的芯片和收發(fā)器模塊的理想選擇。它可以表征接收器的抖動容限，并旨在驗證其是否符合當(dāng)今最流行的串行總線標(biāo)準(zhǔn)，例如：

PCI Express?測量解決方案示例：PCIe 3.0 接收器測試

SATA/SAS

DisplayPort

USB 超高速

光纖通道

QPI

內(nèi)存總線，例如全緩沖 DIMM2

背板，例如 CEI

10 GbE/ XAUI

XFP/XFI、SFP+

J-BERT N4903B 的主要優(yōu)勢：

利用來自信號發(fā)生器的純凈信號可以實現(xiàn)精確的特性分析，該信號發(fā)生器具有極低的抖動和極快的轉(zhuǎn)換時間。內(nèi)置的校準(zhǔn)抖動源可以對接收機(jī)進(jìn)行精確的抖動容限測試。

由于 J-BERT N4903B 的設(shè)計與串行總線標(biāo)準(zhǔn)完美匹配，其差分 I/O、大多數(shù)輸出端的可變電壓電平、內(nèi)置抖動和 ISI 檢測、模式序列器、參考時鐘輸出、可調(diào) CDR、模式捕獲和位恢復(fù)模式可分析無時鐘和非確定性模式，因此測試設(shè)置顯著簡化。SER/FER 分析允許使用重定時環(huán)回對器件進(jìn)行抖動容限測試。第二個數(shù)據(jù)輸出具有獨立的模式存儲器和 PRBS，可用作串?dāng)_測試的干擾通道，或在外部添加通道進(jìn)行帶外 (OOB) 定時測試、模擬三電平信號或信號去加重時使用。

J-BERT 的自動抖動容限測試可快速進(jìn)行總抖動測量，從而加快測試執(zhí)行速度。

J-BERT N4903B 是一項長期投資，它可根據(jù)當(dāng)今的測試和預(yù)算要求進(jìn)行配置，同時還允許從 N4903A 型號升級，并在測試需求發(fā)生變化時，以后可以對所有選項和全速進(jìn)行改造。